<!--go-->

吃完饭后，李国成盘腿坐到床上，脑海里又开始了主板的设计。

陆陆续续，这块5快CPU并行运算主板已经设计了一周了，难点昨天刚刚突破，那就是5个CPU之间如何通信。

为了发挥CPU的性能，李国成推翻了2个设计方案。最后没有办法，设计了一个总线控制器，5个CPU都是点对点连接到总线控制器上，总线控制器又连接一个DRAM阵列，可以缓冲5个CPU的通信数据。

为了节省空间，DRAM阵列不得不单独设计，最后干脆采用了内存条的设计思路。

总线控制器同时连接着硬盘，用于存储需要记录的数据。

总线控制器大家可以理解成一个多路开关，只不过每一个多路开关都带着一个数据缓冲。

方案确定后，就是仿真，模拟5个CPU同时通信的数据冲突，不断地调整着接口缓冲的大小，到满意为止。

主板设计对于现在的李国成实在是太简单，因为总线频率不高，对信号完整性的要求相对较低低。但是为了得到最优的速度性能，李国成还是考虑了总线等长设计。

阻抗匹配的意义其实就不大了，因为所有总线的距离足够短，低于信号上升沿决定的最高频率波长的二十分之一。

时间进入了9月中，总线控制器、内存条和主板的设计全部完成，相对应的掩模板也已经反复确认无误。

Loading...

未加载完，尝试【刷新】or【退出阅读模式】or【关闭广告屏蔽】。

尝试更换【Firefox浏览器】or【Edge浏览器】打开多多收藏！

移动流量偶尔打不开，可以切换电信、联通、Wifi。

收藏网址：www.everfyq.com

(＞人＜；)